Tez Arşivi

Hakkımızda

Tez aramanızı kolaylaştıracak arama motoru. Yazar, danışman, başlık ve özete göre tezleri arayabilirsiniz.


Orta Doğu Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik ve Elektronik Mühendisliği Bölümü

A dependable computing application

Yüksek güvenilirlikli bilgisayar donanımı uygulaması

Teze Git (tez.yok.gov.tr)

Bu tezin tam metni bu sitede bulunmamaktadır. Teze erişmek için tıklayın. Eğer tez bulunamazsa, YÖK Tez Merkezi tarama bölümünde 166911 tez numarasıyla arayabilirsiniz.

Özet:

ÖZ YÜKSEK GUVENILIRLIKLI BİLGİSAYAR DONANIM UYGULAMASI Güngör, Uğur Yüksek Lisans, Elektrik-Elektronik Mühendisliği Bölümü Tez Yöneticisi : Prof Dr Hasan Cengiz Güran Nisan 2005, 129 sayfa Bu tez, yüksek güvenilirlikli bilgisayar uygulamalarından birisi olan hata toleransı uygulamasının üzerinde durmaktadır Bu tezde Alan Programlanabilir Kapı Dizini (FPGA) içinde oluşan Tekli Hata Oluşumlarına (SEU) karşı uygulanan hata tolerans metodlarının avantajları ile ilgilenilmiştir Bunun için, 2 tane hata tolerans metodu, kayan noktalı çarpıcı üzerine uygulanmıştır En yaygın SEU azaltma metodu Üçlü Modüler Yedekleme'dir (TMR) Bu nedenle, TMR kullanan iki çeşit hata tolerans metodu test edilmiştir Düzenekte 3 tane Baskı Devre Kartı (PCB) ve 1 tane kulanıcı arayüz yazılımı bulunmaktadır Bilgisayar üzerinde çalışan kullanıcı arayüz yazılımı ile kullanıcı, oylama devreli yada oylama ve düzeltme devreli TMR kullanan systemin seçilen bir bölgesine hata veya hatalar enjekte edebilir Hata veye hataları enjekte ettikten sonra, kullanıcı hata enjekte etme testinin sonuçlarım kullanıcı arayüz yazılımından izleyebilir ...

Özetin tamamını okumak için tez.yok.gov.tr adresine gidin.

Summary:

ABSTRACT A DEPENDABLE COMPUTING APPLICATION Güngör, Uğur M S , Department of Electric and Electronics Engineering Supervisor : Prof Dr Hasan Cengiz Güran April 2005, 129 pages This thesis focuses on fault tolerance which is kind of dependable computing implementation It deals with the advantages of fault tolerance techniques on Single Event Upsets (SEU) occurred in a Field Programmable Gate Array (FPGA) Two fault tolerant methods are applied to floating point multiplier Most common SEU mitigation method is Triple Modular Redundancy (TMR) So, two fault tolerance methods, which use TMR, are tested There are three printed circuit boards (PCBs) and one user interface software in the setup By user interface software running on a computer, user can inject fault or faults to the selected part of the system, which uses TMR with voting circuit or TMRVC TMR with voting and correction circuits on floating point multiplier After inserting fault or faults, user can watch results of the fault injection test by user interface software ...

For full summary, please go to tez.yok.gov.tr.