Tez Arşivi

Tez aramanızı kolaylaştıracak arama motoru. Yazar, danışman, başlık ve özete göre tezleri arayabilirsiniz.


Orta Doğu Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik ve Elektronik Mühendisliği Bölümü

A high-speed asic implementation of the RSA cryptosystem

RSA kripto sisteminin yüksek hızlı tümdevre uygulaması

Teze Git (tez.yok.gov.tr)

Bu tezin tam metni bu sitede bulunmamaktadır. Teze erişmek için tıklayın. Eğer tez bulunamazsa, YÖK Tez Merkezi tarama bölümünde 143500 tez numarasıyla arayabilirsiniz.

Özet:

This thesis presents the ASIC implementation of the RSA algorithm, which is one of the most widely used Public Key Cryptosystems (PKC) in the world. In RSA Cryptosystem, modular exponentiation of large integers is used for both encryption and decryption processes. The security of the RSA increases as the number of the bits increase. However, as the numbers become larger (1024-bit or higher) the challenge is to provide architectures, which can be implemented in hardware, operate at high clock speeds, use a minimum of resources and can be used in real-time applications. In this thesis, a semi-custom VLSI implementation of the RSA Cryptosystem is performed for both 512-bit and 1024-bit processes using 0.3 5 urn AMI Semiconductor Standard Cell Libraries. By suiting the design into a systolic and regular architecture, the broadcasting signals and routing delays are minimized in the implementation. With this regular architecture, the results of 3ns clock period (627Kbps) using 87K gates (8.7mm2 with I/O pads) for the 512-bit implementation, and 4ns clock period (237Kps) using 132K gates (10.4mm2 with I/O pads) for the 1024-bit implementation have been achieved. These results are obtained for the worst-case conditions and they include the post-layout routing delays. The design is also verified in real time using the Xilinx V2000E FPGA on the Celoxica RC1000 Hardware. The 1024-bit VLSI implementation has been sent to IMEC for fabrication as a prototype chip through Europractice Multi-Project Wafer (MPW) runs. Keywords: PKC, RSA, Systolic Architecture, Montgomery Modular Multiplication, The Binary Method.

Summary:

Tez çalışmamızda, dünyada yaygın olarak kullanılan bir Açık Anahtar Kripto Sistemi olan RSA Algoritması'nın Uygulamaya Özel Tümdevre Gerçekleştirmesi sunulmaktadır. RSA Kripto Sistemi' nde, şifreleme ve deşifreleme işlemleri için, çok büyük tamsayıların kullanıldığı (1024-bit veya daha fazla) modüler üs alma matematiksel işlemi kullanılmaktadır. Kullanılan tamsayıların bit uzunluğu arttıkça, RSA Kripto Sisteminin güvenliği de artmaktadır. Öte yandan, sayıların büyümesiyle birlikte, donanıma uygun, hızlı çalışabilen, mümkün olan en az seviyede özkaynak içeren ve gerçek zamanlı uygulamalarda kullanılabilecek mimariler tasarlamak önem kazanmaktadır. Bu tez içersinde, 0.3 5 jam AMI Semiconductors Standart Hücre Kütüphanesi kullanılarak gerçekleştirilen 512-bit ve 1024-bit RSA işlemlerinin yan özel tasarımları yer almaktadır. Birbirine özdeş ve çok sayıda yapının birbiri ardına sıralanmasıyla (sistolik yapı) oluşturulan bir mimarinin tasarımda kullanılmasıyla, tümdevrenin bütününe yayılan sinyallerin sayı ve uzunlukları en az sayıya indirgenmiştir. Bu düzenli yapı sonucunda, 512-bit uygulamada 3ns saat hızı (627 Kbps) ve 87 bin kapı değerinde bir alana (8.7mm2 giriş/çıkış bağlantılarıyla birlikte), 1024-bit uygulamada ise 4ns saat hızı (237 Kbps) ve 132 bin kapı değerinde bir alana (10.4mm2 giriş/çıkış bağlantılarıyla birlikte) ulaşılmıştır. Bu sonuçlar, en kötü koşullar öne sürülerek ve tümdevre içersindeki yol atama gecikmeleri dikkate alınarak elde edilen sonuçlardır. Tümdevre gerçekleştirmenin yanısıra, Celoxica RC1000 Donanımı ve bu donanım üzerinde yer alan Xilinx V2000E FPGA kullanarak, söz konusu tasarımın gerçek zamanlı doğrulanması da yapılmıştır. 1024-bit RSA tümdevre tasarımı, Europractice MPW (Çoklu Tümdevre Üretim Programı) dahilinde, bir prototip tümdevre olarak üretilmek amacıyla IMEG firmasına gönderilmiştir.Anahtar Kelimeler: RSA, Açık Anahtar Kripto Sistemi, Montgomery Modüler Çarpma, Sistolik Yapılar.