Tez Arşivi

Tez aramanızı kolaylaştıracak arama motoru. Yazar, danışman, başlık ve özete göre tezleri arayabilirsiniz.


Orta Doğu Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik-Elektronik Mühendisliği Anabilim Dalı

A high throughput FPGA implementation of Markov chain Monte Carlo method for mixture models

Karışım modelleri için Markov zincirli Monte Carlo yönteminin yüksek işlem hacimli FPGA uygulaması

Teze Git (tez.yok.gov.tr)

Bu tezin tam metni bu sitede bulunmamaktadır. Teze erişmek için tıklayın. Eğer tez bulunamazsa, YÖK Tez Merkezi tarama bölümünde 546243 tez numarasıyla arayabilirsiniz.

Özet:

Markov Chain Monte Carlo (MCMC) is a class of algorithms which can generate samples from high dimensional and multimodal probability distributions. In many statistical applications, MCMC algorithms are employed widely thanks to their ability to draw sample from arbitrary distribution regardless of dimension or complexity. However, as the complexity of the Bayesian models and the computational load of the MCMC algorithm increase, performing MCMC inference becomes impractical or too time consuming for the real applications with large scale data sets. Motivated by this problem, this thesis proposes a low latency, scalable and high throughput hardware architecture for Parallel Tempering method, which is a MCMC algorithm to sample from multimodal distributions. The work demonstrates that the implementation of the Parallel Tempering method on Field Programmable Gate Array (FPGA) provides significant speedups compared to respective CPU and GPU implementations when performing Bayesian inference for a mixture model. The proposed work also adapts the architecture to the big data MCMC problems by eliminating the external memory related performance losses that arise in the MCMC hardware implementations.

Summary:

Markov Zincirli Monte Carlo (MZMC) çok boyutlu ve çok tepeli dağılımlardan örnekleme yapabilen bir algoritma sınıfıdır. Dağılımın karmaşıklığına ve boyutuna aldırmaksızın örnek çekebilme yetenekleri sayesinde birçok istatiksel uygulamada yaygın şekilde kullanılırlar. Ancak, uygulanan MZMC metodunun numerik yükü ve hedef alınan modelin karmaşıklıgı arttıkça, büyük veri içeren problemler için MZMC uygulamaları giderek zorlaşmakta ve algoritmanın çalışma süreleri oldukça uzamaktadır. Bu problemden yola çıkarak, çok tepeli problemlerden örnekleme yapabilen Parallel Tempering metodu için düşük gecikmeli, ölçeklenebilir ve yüksek veri hacimli bir donanım mimarisi önerilmektedir. Yapılan çalı ̧sma, karı ̧sım modelleri için Bayesci çıkarımda, FPGA tabanlı Parallel Tempering mimarisinin çok çekirdekli i ̧slemci (CPU) ve grafik islemcilere (GPU) kıyasla ciddi hız artısları sagladığını göstermiştir. Ayrıca bu çalışma MZMC donanım gerçeklemelerinde harici hafızaya erişim sırasında gözlenen performans kayıplarının önüne geçerek, mimariyi büyük veri içeren problemlere uyugun hale getirmiştir.