Tez Arşivi

Tez aramanızı kolaylaştıracak arama motoru. Yazar, danışman, başlık ve özete göre tezleri arayabilirsiniz.


Orta Doğu Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik ve Elektronik Mühendisliği Bölümü

A novel fault tolerant architecture on a runtime reconfigurable FPGA

Çalışırken yeniden biçimlendirilebilir FPGA üzerinde hataya dayanımlı yeni bir yapı

Teze Git (tez.yok.gov.tr)

Bu tezin tam metni bu sitede bulunmamaktadır. Teze erişmek için tıklayın. Eğer tez bulunamazsa, YÖK Tez Merkezi tarama bölümünde 199234 tez numarasıyla arayabilirsiniz.

Özet:

ÖZÇALIŞIRKEN YEN DEN B Ç MLEND R LEB L R FPGAÜZER NDE HATAYA DAYANIMLI YEN B R YAPICOŞKUNER, brahim AydınYüksek Lisans., Elektrik ve Elektronik Mühendisliği BölümüTez Yöneticisi: Prof. Dr. Hasan Cengiz GüranKasım 2006, 128 SayfaAlan Programlanabilir Kapı Dizinleri (FPGA) programlanabilir yapılarısayesinde, yeniden biçimlendirilebilir sistemler için uygun bir yapı sunarlar. FPGAgelen değişik ihtiyaçlara göre çalışma esnasında yeniden biçimlendirilebilir.Çalışırken Yeniden Biçimlendirme (RTR) olarak bilinen bu özellik sayesindeişlemler daha hızlı yapılabilir ve toplam sistem maliyeti düşürülebilir. Ayrıca RTRuyarlanabilir donanımlar ve hataya dayanımlı yapılar gibi birçok alandakullanılabilir.Bu tez çalışırken biçimlendirilebilir yapılar üzerine yoğunlaşmıştır.Çalışırken biçimlendirilebilir yapıların önemli özellikleri incelenmiştir. Örnek olarakÜçlü Modüler Yedekleme (TMR) sistemi, çalışırken biçimlendirilebilir bir yapıüzerinde uygulanmıştır. Çalışırken yeniden biçimlendirilebilir yapı sisteminhatalara karşı güvenilirliğini artırmıştır. Özellikle FPGA'lerin Tekli HataOluşumlarına (SEU) karşı olan zaafları tasarlanan sistem sayesinde giderilmiştir.Ayrıca sistem hatalı elemanları hatasız olanlarla çalışma sırasındadeğiştirebilmektedir. Geliştirilen mimarinin bu özellikleri sayesinde sistem dahagüvenilir olmuş ve FPGA'in kullanım ömrü sistem durdurulmadan uzatılabilir halegelmiştir.Anahtar Kelimeler: Çalışırken Yeniden Biçimlendirme, Kısmi YenidenBiçimlendirme, Hataya Dayanıklı Yeniden Biçimlendirilebilir Sistemler

Summary:

ABSTRACTA NOVEL FAULT TOLERANT ARCHITECTURE ON ARUNTIME RECONFIGURABLE FPGACOŞKUNER, brahim AydınM.S., Department of Electrical and Electronics EngineeringSupervisor: Prof. Dr. Hasan Cengiz GüranNovember 2006, 128 PagesDue to their programmable nature, Field Programmable Gate Arrays(FPGAs) offer a good test environment for reconfigurable systems. FPGAs can bereconfigured during the operation with changing demands. This feature, known asRuntime Reconfiguration (RTR), can be used to speed-up computations andreduce system cost. Moreover, it can be used in a wide range of applications suchas adaptable hardware, fault tolerant architectures.This thesis is mostly concentrated on the runtime reconfigurablearchitectures. Critical properties of runtime reconfigurable architectures areexamined. As a case study, a Triple Modular Redundant (TMR) system has beenimplemented on a runtime reconfigurable FPGA. The runtime reconfigurablestructure increases the system reliability against faults. Especially, the weaknessof SRAM based FPGAs against Single Event Upsets (SEUs) is eliminated by thedesigned system. Besides, the system can replace faulty elements with non-faultyelements during the operation. These features of the developed architectureprovide extra safety to the system also prolong the life of the FPGA device withoutinterrupting the whole system.Keywords: Runtime Reconfiguration, Partial Reconfiguration, FaultTolerant Reconfigurable Systems