Tez Arşivi

Hakkımızda

Tez aramanızı kolaylaştıracak arama motoru. Yazar, danışman, başlık ve özete göre tezleri arayabilirsiniz.


İstanbul Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektronik ve Haberleşme Mühendisliği Anabilim Dalı / Elektronik Mühendisliği Bilim Dalı

Logic synthesis and power-delay-area modeling of nano-crossbar arrays

Nano-dizinlerin güç-gecikme-alan başarım modellemesi ve mantık sentezi

Teze Git (tez.yok.gov.tr)

Bu tezin tam metni bu sitede bulunmamaktadır. Teze erişmek için tıklayın. Eğer tez bulunamazsa, YÖK Tez Merkezi tarama bölümünde 467108 tez numarasıyla arayabilirsiniz.

Özet:

Self-assembled nano-crossbar arrays is one of the strong candidate for post-CMOS technology; due to its cheap and fast fabrication process on nano scale. However it needs to be researched on some topics; such as lack of logic synthesis methods and performance model. In this work, we have studied nano-arrays from different angles. Main parts of the the study are: "Logic synthesis" and "Performance Modeling". Although we have revealed most of the characteristics of the nanoarrays, there are many topics on this to study. In this work, we introduce an accurate capacitor-resistor model for nano-crossbar arrays that is to be used for power/delay/area performance analysis and optimization. Although the proposed model is technology independent, we explicitly show its applicability for three different nanoarray technologies where each crosspoint behaves as a diode, a FET, and a four-terminal switch. In order to find related capacitor and resistor values, we investigate upper/lower value limits for technology dependent parameters including doping concentration, nanowire dimension, pitch size, and layer thickness. Comparison between the proposed model and a conventional simple one, which generally uses one/two capacitors for each crosspoint, demonstrates the necessity of using our model in order to accurately calculate power and delay values. The only exception where both models give approximately same results is the presence of considerably low valued resistive connections between switches. However, we show that this is a rare case for nano-crossbar technologies. After observing that performance of nano-crossbar arrays are sufficient, we study implementation of Boolean functions with crossbar nanoarrays where each crosspoint behaves as a switch. This part of the study has three main subparts "synthesis" "mathematical model" and "optimization". In the first sub-part "synthesis", we investigate nanoarray based implementation methodologies in the literature. We classify them as two-terminal or four-terminal switch based. We generalize these methodologies to be applicable for any given Boolean function by offering array size formulations. In the second sub-part "mathematical model", we have revealed the mathematical representation of four-terminal raw arrays. By doing that optimization could be turn into boolean satisfiability problem. In the third sub-part "optimization", we focus on four-terminal switch based implementations; we propose a synthesis method to implement Boolean functions with optimal array sizes. Finally, we perform synthesis trials on standard benchmark circuits to evaluate the proposed optimal method in comparison with previous nanoarray based implementation methods. The proposed synthesis method gives by far the smallest array sizes and offers a new design paradigm for nanoarray based computing architectures. Furhermore, we have also fixed "claimed" fastest optimization algorithm in the literature and compared the results.

Summary:

CMOS tansistörlerin icadından beri üreticiler ve tasarımcılar, transistör boyutlarının küçültülmesi üzerine çalışmalar yapmışlardır. Ancak transistör boyutlarının fiziksel limitlerine ulaşılması sebebiyle bu yaklaşımın yakın bir gelecekte sonlanacağı tahmin edilmektedir. Gordon Moore'un kendisi bile, CMOS tarnsistörlerin boyutları ve tümleşik devreler içindeki sayıları hakkında yaptığı -geniş çevrelerce kabul edilmiş- öngörüsünün geçerliliğini yitireceğini ifade etmiştir. Mitchell Waldrop, Şubat 2016 yılında Nature dergisinde yayınlanan "The Chips are down for Moore's law" isimli makalesinde bu öngörünün artık "International Technology Roadmap for Semiconductors" raporunda bulunmayacağını belirtmiştir. Bu noktada yaygın olarak kullanılan teknolojilere alternatif ürünler geliştirilmeye başlanmıştır. Bu elektronik hesaplamalara uygun yeni teknoloji arayışları sonucunda; DNA ve moleküler hesaplama, kuantum kapılar ve nano boyutlarda kendiliğinden üretilen (self-assembled) nano-dizin devreleri gibi ürünleri ortaya çıkmıştır. Kendiliğinden üretim (self-assembled) tekniğiyle nano-boyutta oluşturulan nano-diznler diğer teknolojilere göre daha ucuz ve daha hızlı bir şekilde üretilebilme sebebiyle tercih kuvvetli bir adaydır. Ancak hatalı ürün oluşması daha olasıdır ve düzenli-sabit yapılarından dolayı mantık sentezi yapabilmek daha zor olmaktadır. Araştırmaların yapının bu kısıtlayıcı özellikleri göz önüne alınarak yapılması gerekmektedir. Bu çalışmada, nano-dizinlerin mantık sentezi ve performans modellemesi araştırılmış ve yapılan hesaplamalarla karşılaştırılmıştır. Tez içeriğinde önce nanodizinlerin sayısal devre olarak kullanılmasının araştırılması için performans analizleri yapılmıştır. Ardından mantık sentezi aşamaları incelenmiştir. Nano boyutta üretilen bu dizinleri diyot, FET ve dört-uçlu anahtar tabanlı olmak üzere üç farklı türde incelemek mümkündür. Özellikle dört-uçlu nanodizinler üzerinde yapılan çalışmalar bu çalışmanın ayırt edici özelliğidir. Bu tür nano-dizinler için uygun devre modeli oluşturulmuş ve minimum anahtar sayısına sahip tasarımları bulmak amacıyla algoritma geliştirilmiştir. Nanodizinlerin SPICE ortamında analizlerinin yapılabilmesi ve diğer teknolojiler ile birlikte çalışmalarının incelenebilmesi için nanodizin devre modeli tasarlanmıştır. Bu model Diyot, FET ve dört-uçlu anahtar tabanlı nanodiznler için bazı farklılıklar göstermekle birlikte; temel olarak bu üç türün ortak noktalarından hareketle tasarlanmıştır. Bu farklılıklar nanotellerin kesişim noktasında gözükmektedir, bu kısmın dışındaki kısımlar üç tür için de ortaktır. Üç tür için de nanoteller bir direnç ve bu direncin iki yanında topraklanmış iki kapasite ile modellenmiştir. Model üzerinde gösterilen kapasite ve direnç değerlerini belirleyen üç temel uzunluk vardır. Bunlar; tel çapı, iki tel arasındaki katman kalınlığı ve iki paralel tel arası mesafedir. Geleneksel devre elemanlarında ihmal edilen özelliklerin, nano ölçekte olan bu elemanlar için ihmal edilmemesi gerekmektedir. Modelin tasarlanmasında literatürdeki birbirine çok benzeyen modeller temel alınmıştır. Ancak bu modellerdeki bazı eksiklikler fark edilmiş ve yeni model tasarlanırken bu eksikliklerin giderilmesi amaçlanmıştır. Bu eksiklikler genel olarak yapılan ihmaller oluşturmaktadır. Modeller nano boyutlardaki elemanlar için gerçekçi olmamaktadır. Yani temel olarak yeni tasarlanan model literatürdeki modellerin geliştirilmiş halidir. Bu karşılaştırma ve yapılan geliştirmeler tezin içeriğinde belirtilmiştir. Ayrıca dört-uçlu nanodizinler için performans modeli literatürde bulunmamıştır. Model bu tür içinde kullanılabilmektedir. Geliştirilen model teknolojiden bağımsız bir şekilde üç tür özelinde tüm teknolojileri kapsayıcı özelliktedir. Araştırmanın sonraki aşamasında üç nano-dizin türü analiz edilmiş ve sentez metotları ortaya çıkarılmıştır. İstenilen mantık-fonksiyonların bu devreler ile gerçekleme teknikleri ortaya çıkarılmıştır. Bu teknikler kullanılarak bir fonksiyonu gerçekleştirmek için gereken nano-dizin boyut denklemi, giriş/çıkış sayısı ve çarpım terim sayısı cinsinden formülüze edilmiştir. Üretilen formüller sayesinde herhangi bir hedef fonksiyonunu gerçekleyen nano-dizin tasarımının boyutları kesin olarak bulunmuş olmaktadır. Diyot, FET ve dört-uçlu nanodiznlerin alanları karşılaştırıldıklarında en düşük alanı dört-uçlu nanodzinlerin sahip olduğu görülmektedir. Diyot ve FET için gösterilen sentez metotları optimum sonucu vermelerine rağmen dört-uçlu için bulunan sonuçlar optimum değildir. Dört-uçlu nanodizinlerin alan optimizasyonu yapılması gerekmektedir. Bir hedef fonksiyonu gerçeklemek için gereken minimum boyutlu dört-uçlu anahtarlı nanodizini bulmak için bir algoritma geliştirilmiştir. Bir hedef fonksiyonu için; bilinen iki metotla oluşturulmuş tasarımlar ile üst sınır belirlenir. Bu üst sınır tasarımlarını içerecek şekilde; bu sınırların üstündeki tüm dizinlerde gerçekleme yapılabilir. Ayrıca gerçeklemenin yapılamayacağı altı sınır da belirlenir. Üst ve alt sınırların içinde en az anahtarlı tasarımlar aranarak bulunur. Temel olarak algoritma muhtemel nanodiznleri, hedef fonksiyonun bu dizinlerde gerçeklenebilirliği test ederek ilerlemektedir. Ancak bu problem oldukça karmaşıktır. Muhtemel nano-dizin boyut adaylarının çokluğunun yanı sıra, bir boyutta yapılacak tasarım sayısı oldukça çoktur. Örneğin, eğer bir hedef fonksiyonun 8 literali, 6 değişkeni varsa ve bu fonksiyon 3x4 boyutlarında bir dizin için değerlendirilecek ise; bu dizin üzerinde oluşabilecek kontrol edilmesi gereken muhtemel tasarımların sayısı 12^10 olmaktadır. Bu fonksiyonun doğruluk tablosunun satır sayısı 2^6 olduğundan, 12^10x2^6 adet doğruluk tablosu satırının kontrol edilmesi gerekmektmektedir (muhtemel tasarımlar: 12 anahtara atanabilecek; 8 literal, "Açık-durum" ve "Kapalı-durum" değerlerinin tüm permütasyon durumları). Bu ağırlıkladaki bir problem için; test aşamasının doğrulanabilirlik (satisfiability) problemi haline dönüştürebilmesi gerekmektedir. Bu sebeple nanodizinlerin matematiksel modelleri hesaplayan ayrı bir algoritma geliştirilmiştir. Her bir nanodzin bir mantık fonksiyonu ile gösterilebilmektedir. Eğer dizin üzerindeki tün anahtarlar bağımsız değişkenler ile kontrol edilirse bu nanodizine yalın nanodizin adı verilmektedir. Bu yalın nanodizinin gerçeklediği mantık fonksiyonuna o dizinin matematiksel gösterimi denilmektedir. Ancak bu fonksiyonlar yüksek değişken sayısına sahiptir. Örneğin bir 8x8 nanodizn üzerinde 64 adet değişken vardır; bu fonksiyonun gerçeklik tablosunda 2^64 adet satır sayısı vardır. Bu fonksiyon üzerinde işlem yapmak oldukça zordur, üstel karmaşıklığa sahiptir. Ancak geliştirilen metot ağır yüksek mantık işlemlerine gerek duymamaktadır, sembolik mantık veya sembolik aritmetik hesabı kullanarak nanodizin fonksiyonunu hesaplamaktadır. Geliştirilen bu analiz metodu optimum alana sahip nanodizinin bulunmasını sağlayan algoritmada kullanılarak sentez işlemi içinde kullanılmış olmaktadır. Optimum sonuç veren bu sentez algoritması literatürdeki en hızlı optimum sonucu verdiğini "iddia eden" algoritma ile mantık test fonksiyon seti kullanılarak karşılaştırılmıştır. Bu karşılaştırma sonucunda geliştirdiğimiz algoritma bu literatürdekinden daha yavaş çalışmaktadır. Ancak bu karşılaştırma sayesinde gördük ki literatürdeki bu algoritma her zaman doğu sonucu vermemektedir. Hatanın nerede olduğunu tespit ettik ve düzeltmesini yaptık. Bu sebeple bu çalışma doğru çalışan en hızlı algoritmayı sunmaktadır. Algoritmanın son hali de büyük ölçekli fonksiyonlar için oldukça yavaş çalışmaktadır. Bu sebeple optimum sonuç vermeyen verimli sezgisel bir arama algoritması geliştirilmiştir. Bu algoritma direk sentez modellerinde kullanılan satır ve sütün sayılarından yararlanarak yüksek ihtimalli sezgisel adayları tesbit etmektedir. Ardından bu adaylar içindeki en düşük alanlı verilen fonksyionun gerçeklenebildiği sonucu bulmaktadır. Bu metot bütün olası tasarımlar yerine sadece bu sezgisel tasarımları incelemektedir. Bu tezde oluşturulan modeller ve metotlar bir çok yönden yeniliçi özellik göstermektedir ve geliştirmeye açık bir şekilde tasarlanmıştır.